高速通信加扰器的自动生成网站

今天在写SDI 部分代码的时候发现了个神奇的网站，可以根据输入的多项式自动生成并行的FPGA verilog 加扰代码

网站如下，在这里记录下以防下次忘记