高速通信 加扰器的自动生成网站

今天在写SDI 部分代码的时候发现了个神奇的网站, 可以根据输入的多项式自动生成并行的FPGA verilog 加扰代码

网站如下 ,在这里记录下 以防下次忘记

Home

发表回复

您的电子邮箱地址不会被公开。 必填项已用 * 标注