VIO即虚拟输入输出单元，可以实时地监控和驱动FPGA内部的逻辑信号，本文将演示具体的调试过程[……]
基于Smart ZYNQ (SP/SP2/SL 版) 的PS实验四 外部中断实验
本实验仍然采用按键点灯的方式进行 外部中断的演示，让按键去触发外部中断的功能，并且在中断函数中增加改变灯状态的命令。[……]
基于Smart ZYNQ (SP/SP2/SL 版) 的PS实验三 GPIO之按键功能演示（EMIO方式）
本次实验主要演示EMIO 的GPIO读取功能[……]
基于Smart ZYNQ (SP/SP2/SL 版) 的PS实验五 定时器中断实验
和所有的MCU一样ZYNQ的PS端也有自己的定时器中断功能，本节将对该功能进行演示。[……]
基于Smart ZYNQ (SP/SP2/SL 版) 的PS实验八 UART功能演示
本文用MIO的方式在主板上演示串口的hello world例程（适用于主板Type C 端口的UART资源[……]
基于Smart ZYNQ (SP/SP2/SL 版) 的PS实验十三 PS与PL数据交互之 PS访问 PL端的reg 寄存器
PS端与PL端在硬件上是相互独立的，之前可以通过EMIO 和 AXI GPIO等方式 让ZYNQ PS 端的GPIO 口映射到PL端上，但是仅仅只能控制GPIO。 本文介绍一种新的方法，通过让PS端访问PL端寄存器的方式，来让ARM 和FPGA实现简单的数据交互（小数据量）[……]
基于Smart ZYNQ (SP/SP2/SL 版) 的FPGA实验九 FPGA片内资源 BLOCK RAM IP核的使用
几乎所有的FPGA芯片内部都有存储单元BLOCK RAM，ZYNQ也不例外，本文将主要介绍BRAM IP核的使用[……]
基于Smart ZYNQ (SP/SP2/SL 版)的FPGA实验八 FPGA片内资源MMCM/PLL 时钟模块的测试
本文介绍如何使用 ZYNQ自带的时钟模块 并进行多路时钟信号的输出[……]
基于Smart ZYNQ (SP/SP2/SL 版) 的FPGA实验七 FPGA资源的PWM演示
PWM也即脉冲宽度调试技术，是电子领域的重要技术之一（广泛应用于开关电源，电机速度控制，LED灯亮度控制等领域），类似DSP，单片机，STM32等微处理器中都带有硬件PWM，本文将介绍如何使用VERILOG语言来写一个PWM，并通过呼吸灯的方式来进行效果的演示。[……]
基于Smart ZYNQ (SP/SP2/SL 版) 的FPGA实验五 FPGA 硬件调试 ILA功能的演示
用FPGA做项目的时候，大部分时间都花在调试上了，调试除了板子实际跑看结果和用VIVADO的仿真功能外，还可以用XILINX 自带的ILA功能来进行调试，本文就简单演示下 XILINX的 ILA 功能。[……]